Ogni interazione con sistemi di intelligenza artificiale come ChatGPT innesca una complessa staffetta di dati che attraversa memoria, CPU e GPU. Questo incessante scambio rappresenta un significativo collo di bottiglia strutturale, poiché richiede il transito attraverso alcuni dei chip più costosi e ad alto consumo energetico del settore per ogni singola parola generata dall'IA. È proprio questa inefficienza che XCENA, una startup con sedi in Corea del Sud e negli Stati Uniti, si propone di risolvere.
La società, fondata quattro anni fa, ha sviluppato un chip innovativo che posiziona le capacità computazionali molto più vicino alla DRAM (Dynamic Random-Access Memory), la memoria a breve termine utilizzata attivamente dai processori.
Questo approccio consente di gestire le operazioni di routine direttamente in prossimità della memoria, eliminando i costosi e dispendiosi viaggi di andata e ritorno tra CPU, GPU e i moduli di memoria tradizionali. Se implementato su larga scala, le implicazioni per i costi delle infrastrutture AI potrebbero essere notevoli, giustificando l'entusiasmo degli investitori.
XCENA: La Visione di un'Architettura AI Rivoluzionaria
XCENA ha recentemente completato un round di finanziamento di Serie B, raccogliendo 135 milioni di dollari e portando la sua valutazione a 570 milioni di dollari. Il capitale totale raccolto ammonta ora a 185 milioni di dollari. La startup è stata co-fondata nel 2022 dal CEO Jin Kim, insieme al CTO Dohun Kim e al CPO Harry Juhyun Kim, tutti veterani di giganti della memoria come Samsung e SK Hynix, fornitori chiave dei chip che alimentano le GPU di Nvidia.
Jin Kim ha evidenziato come, mentre CPU e GPU si sono evolute notevolmente nel corso dei decenni, la memoria sia rimasta relativamente invariata. “XCENA vuole cambiare questo paradigma”, ha affermato Kim in un'intervista. Ha inoltre sottolineato che “il recente aumento dei prezzi della memoria e dei relativi titoli azionari indica un più ampio spostamento nell'infrastruttura AI verso architetture incentrate sulla memoria”. Questo riflette la tesi centrale di XCENA: “l'inferenza non è solo un problema computazionale; è sempre più un problema di scalabilità della memoria”.
Innovazione Tecnologica: Il Chip MX1
Il cuore della proposta di XCENA è il suo chip, l'MX1, che si connette alla CPU tramite CXL (Compute Express Link), una sorta di corsia preferenziale dedicata tra il processore e la memoria.
Questo consente all'MX1 di elaborare i dati prima che debbano lasciare il modulo di memoria, portando di fatto il calcolo ai dati anziché il contrario. L'azienda sostiene che ciò che prima richiedeva dieci server potrebbe potenzialmente funzionare su uno solo, con un impatto significativo sull'efficienza e sui costi operativi.
Kim ha spiegato che, sebbene le GPU eccellano nella moltiplicazione di matrici – la base matematica dell'addestramento dei modelli AI – gran parte dell'orchestrazione dei dati circostante, inclusa la pre-elaborazione, la gestione della KV cache (il sistema che memorizza il contesto delle conversazioni precedenti per evitare di rielaborarle) e il caching dei dati, continua a essere gestita dalle CPU.
“Il nostro chip gestisce queste attività direttamente all'interno del modulo di memoria”, ha precisato Kim. Mentre i produttori di unità di elaborazione neurale (NPU) competono per sfidare Nvidia nei carichi di lavoro di addestramento, XCENA si concentra sullo strato ad alta intensità di memoria che è alla base di tutte queste operazioni.
Scenario Competitivo e Vantaggi Distintivi
XCENA opera in un settore competitivo, confrontandosi con aziende quotate al Nasdaq come Astera Labs e Marvell, entrambe attive nello sviluppo di connettività di memoria di nuova generazione. Marvell, in particolare, è un attore consolidato. Tuttavia, Kim ha sottolineato che il vero fattore distintivo di XCENA risiede nella sua proprietà intellettuale.
“Abbiamo migliaia di core”, ha dichiarato Kim, in contrasto con l'approccio di Marvell che, basato su specifiche pubbliche, si affida a un numero limitato di core generici.
I core di XCENA sono costruiti su RISC-V, un progetto di chip open-source, e sono ottimizzati specificamente per l'elaborazione dei dati, mantenendo ciascun core piccolo ed efficiente. Oltre ai core, XCENA progetta la propria gerarchia di memoria interna, il bus di interconnessione e il controller DRAM. Questo livello di integrazione verticale è un elemento chiave che differenzia l'azienda, poiché la maggior parte delle altre aziende di chip, inclusi i rivali più grandi, tende a esternalizzare queste fasi.
Prospettive Future e Impatto sul Mercato
La domanda di soluzioni di memoria ha registrato un'impennata dalla seconda metà dello scorso anno, e XCENA ritiene che il tempismo sia a suo favore. Le conversazioni con diversi fornitori globali di memoria sono nelle fasi iniziali, sebbene Kim abbia preferito non nominarli. L'azienda mira a clienti ideali come gli hyperscaler, che spendono decine di miliardi all'anno in infrastrutture AI, dove anche un piccolo guadagno in efficienza della memoria può tradursi in centinaia di milioni di dollari di risparmio.
L'MX1 è attualmente un prototipo. La produzione di massa dei chip è prevista per la fine del 2026, con l'azienda che si aspetta di generare ricavi a partire dal 2027.
Il round di Serie B è stato co-guidato dalle società di venture capital di Seul Altinum e IMM Investment, insieme a Corstone Asia e agli investitori esistenti SBI Investment e Mirae Asset Capital. Con oltre 90 dipendenti distribuiti tra gli uffici di Pangyo (un hub tecnologico vicino a Seul) e Sunnyvale, XCENA è anche in trattative con investitori internazionali per ulteriori finanziamenti, consolidando la sua posizione come attore chiave nel futuro dell'intelligenza artificiale.
