Il tema dell’AI per chip design sta passando dalla ricerca accademica alla competizione industriale. Anna Goldie e Azalia Mirhoseini, co-fondatrici di Ricursive Intelligence, discuteranno a TechCrunch Disrupt 2026 di un passaggio cruciale: usare l’intelligenza artificiale non solo per consumare più potenza di calcolo, ma per progettare l’hardware che renderà possibile la generazione successiva di modelli. Il punto è strategico: oggi un chip può richiedere due o tre anni di sviluppo, mentre Ricursive vuole comprimere questo ciclo fino a poche settimane.
Ricursive e il ciclo tra AI e semiconduttori
Ricursive lavora su sistemi capaci di progettare chip, apprendere dal processo e migliorare i progetti successivi. È una forma di ciclo chiuso: l’AI contribuisce a creare hardware più efficiente, l’hardware accelera l’AI, e l’AI diventa a sua volta più adatta a progettare nuove architetture. In questo scenario, l’AI per chip design non è solo uno strumento di produttività, ma un modo per ridurre uno dei principali colli di bottiglia dell’innovazione: il disallineamento tra la velocità dei modelli e quella dell’industria dei semiconduttori.
Da AlphaChip alla nuova startup da 4 miliardi
Il profilo delle fondatrici spiega l’attenzione del mercato. Goldie e Mirhoseini hanno guidato il lavoro su AlphaChip in Google, un sistema basato su apprendimento automatico applicato al layout dei chip, utilizzato anche nello sviluppo di più generazioni di TPU.
Con Ricursive, l’obiettivo dichiarato è più ampio: automatizzare fasi complesse come il posizionamento dei componenti e la verifica del progetto. La società, lanciata alla fine del 2025, ha raccolto 335 milioni di dollari in pochi mesi, inclusa una Series A da 300 milioni, con Nvidia tra gli investitori.
Il modello end-to-end di Ricursive
Ricursive non vuole presentarsi come una tradizionale società EDA, cioè un fornitore di software per l’automazione della progettazione elettronica, né competere direttamente con quel mercato. La visione è costruire un modello end-to-end capace, in prospettiva, di partire dai workload e arrivare a file GDSII pronti per la produzione. In altre parole: trasformare una richiesta computazionale in un chip personalizzato.
La roadmap descritta prevede tre fasi. La prima riguarda interventi mirati su physical design e verification, aree dove tempi e complessità pesano molto sul time-to-market. La seconda mira a integrare le fasi del flusso in un modello unico, utile soprattutto per AI accelerator e chip dedicati a carichi di lavoro su larga scala. La terza è la più ambiziosa: co-progettare modelli AI, workload e hardware in modo congiunto. Se chip e modelli possono evolvere insieme, si possono ottenere miglioramenti significativi nei tempi di training, nell’esplorazione post-training e nella performance complessiva. L’obiettivo finale non è solo un’AI per progettare chip, ma una forma più generale di AI in cui i chip diventano catalizzatori dell’evoluzione dei modelli.
